Clever Quizzes Clever
Выберите язык
Қазақша
Русский
English
汉语
Войти в аккаунт
0 / 0

I — самый лёгкий, XII — самый сложный

Олимпиады Уровень
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень I
Русский студент 		Что такое микропроцессор?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень I
Қазақша педагог 		Микропроцессордың негізгі қызметі қандай?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень I
Русский педагог 		Какое назначение имеет арифметико-логическое устройство микропроцессора?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень I
English студент 		Which component performs arithmetic and logical operations in a microprocessor?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень II
Қазақша студент 		72 ондық санының екілік санау жүйесін анықта Участников: 1
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень II
Русский студент 		Какую функцию выполняет устройство управления в микропроцессоре?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень II
Қазақша педагог 		Гарвард архитектурасының басты ерекшелігін сипаттайтын тұжырымды таңдаңыз.
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень II
Русский педагог 		Какую функцию выполняет дешифратор команд в составе микропроцессора?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень II
English студент 		A microprocessor has 20 address lines. How many distinct memory locations can it address?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень III
Русский студент 		Что понимается под разрядностью микропроцессора?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень III
Қазақша педагог 		Бағдарламалық санауыш регистрінің (PC) негізгі қызметі қандай?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень III
Русский педагог 		В системе с прямым порядком байтов (little-endian) в младшем адресе хранится какая часть 16-разрядного слова 4A7Ch?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень III
English студент 		During a subroutine return, which register normally identifies the top of the stack containing the saved return address?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень IV
Русский студент 		Что такое архитектура фон Неймана в микропроцессорных системах?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень IV
Қазақша педагог 		Процессордың күй регистріндегі жалаушалардың негізгі мақсаты қандай?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень IV
Русский педагог 		В конвейере микропроцессора команда чтения из памяти использует результат предыдущей команды, который ещё не сформирован. Как называется такая ситуация?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень IV
English студент 		What is the purpose of sign extension when an n-bit signed value is moved into a wider register?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень V
Русский студент 		Что такое гарвардская архитектура микропроцессорной системы?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень V
Қазақша педагог 		Микропроцессор командасының қай бөлігі орындалатын әрекетті анықтайды?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень V
Русский педагог 		Восьмиразрядный беззнаковый процессор вычисляет произведение 13₁₀ и 19₁₀. Какой результат будет записан в регистр результата в шестнадцатеричной форме?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень V
English студент 		In unsigned binary addition, what does a carry-out from the most significant bit indicate?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень VI
Русский студент 		Что такое RISC архитектура процессора?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень VI
Қазақша педагог 		Екі кірісті NAND элементінің кірістері 1 және 1 болған жағдайда оның шығысы қандай мән қабылдайды?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень VI
Русский педагог 		В конвейерном процессоре две команды одновременно требуют доступа к одному и тому же единственному аппаратному умножителю. Какой тип конфликта возникает?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень VI
English студент 		For a processor with byte-addressable memory and 32-bit word operands, what address alignment is normally required for a naturally aligned word?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень VII
Русский студент 		Что такое SIMD архитектура в микропроцессорах?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень VII
Қазақша педагог 		16 биттік адрес шинасы бар микропроцессордың бір адрестік кеңістігінде қанша түрлі жад ұяшығы болуы мүмкін?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень VII
Русский педагог 		Процессор выполняет четыре команды, каждая из которых занимает по 3 такта. Между первой и второй командами возникает дополнительная задержка в 2 такта, а между третьей и четвёртой — задержка в 1 такт. Сколько тактов потребуется для выполнения всей последовательности?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень VII
English студент 		A five-stage pipeline detects that an instruction needs a value still being produced by the preceding instruction. Which hardware technique can often avoid inserting a stall?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень VIII
Русский студент 		Что такое микрооперации в контексте выполнения инструкций?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень VIII
Қазақша педагог 		Егер 8 биттік процессорда 0x7F санына 0x01 қосылса, күй регистрінде қандай нәтиже күтіледі?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень VIII
Русский педагог 		В пятистадийном конвейере условный переход разрешается на стадии вычисления условия. Какой механизм позволяет уменьшить среднее число тактов, теряемых при переходах?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень VIII
English студент 		A 16-bit processor forms an effective address by adding 3A20H to an index value of 0178H. What effective address is generated?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень IX
Русский студент 		Что такое аппаратная транзакционная память?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень IX
Қазақша педагог 		Виртуалды жад жүйесінде процессордың виртуалды адресін физикалық адреске түрлендіруді жеделдететін буфердің негізгі қызметі қандай?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень IX
Русский педагог 		В конвейере процессора команда использует результат предыдущей команды, который ещё не записан в регистр. Какой аппаратный механизм обычно позволяет избежать остановки конвейера?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень IX
English студент 		A processor has a cache hit time of 1 ns, a miss penalty of 40 ns, and a miss rate of 5%. Assuming the penalty is incurred only on misses, what is the average memory access time?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень X
Русский студент 		Что такое weak memory ordering в современных процессорах?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень X
Қазақша педагог 		Екілік тізбекті солға ығыстыру операциясы кезінде ығысудан кейін босайтын ең кіші разрядқа қандай мән енгізіледі?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень X
Русский педагог 		Какую функцию выполняет буфер отложенной записи (store buffer) в процессоре с неблокирующим кэшем?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень X
English студент 		Using 16-bit two’s-complement arithmetic, what hexadecimal result is produced by adding 7FFFH and 0001H?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень XI
Русский студент 		Что такое memory ordering violation в современных процессорах?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень XI
Қазақша педагог 		Бес сатылы конвейерде әр саты бір тактта жұмыс істейді. Конвейер толтырылғаннан кейін тәуелсіз командалардың бірін аяқтау аралығы қандай болады?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень XI
Русский педагог 		В 32-разрядном процессоре виртуальный адрес состоит из 20-разрядного номера страницы и 12-разрядного смещения. Каков размер страницы?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень XI
English студент 		A five-stage in-order pipeline uses operand forwarding. Instruction I1 writes R5 in its EX stage, and immediately following instruction I2 requires R5 as an ALU input in its EX stage. Assuming no cache or control hazards, what is the usual result?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень XII
Русский студент 		Что такое end-to-end latency в контексте выполнения программ на микропроцессоре?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень XII
Қазақша педагог 		Бес сатылы конвейерде (әр сатысы бір такт) тәуелділікті жою үшін алға жіберу қолданылмайды, ал тәуелді команда нәтижені жазғаннан кейінгі тактта ғана оқи алады. Бірінші команда 1-тактта басталса, `ADD R1,R2,R3` командасынан кейін бірден орындалатын `SUB R4,R1,R5` командасы қай тактта басталады?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень XII
Русский педагог 		В конвейерном процессоре команда использует результат предыдущей команды, однако значение ещё не записано в регистровый файл. Какой аппаратный приём позволяет устранить такую задержку без остановки конвейера?
Основы микропроцессорной техники
Основы микропроцессорной техники Уровень XII
English студент 		A cache-coherent multiprocessor uses the MESI protocol. Core P1 holds a cache line in the Modified state, and core P2 issues a read request for that line. Which transition must occur at P1 before P2 can receive the current data?